[Paper Review] MRAM의 원리와 소자: 자석으로 만든 메모리

Hiroaki Yoda — Toshiba Electronics Korea — Handbook of Spintronics, Springer Science+Business Media Dordrecht (2016), pp. 1031–1064.

이 글은 어떤 글인가

앞서 정리한 반데르발스 자석 리뷰의 마지막 부분은 MRAM, TMR, SOT, 교환 바이어스 같은 소자 이야기였다. 거기서는 이 단어들을 짧게만 짚고 넘어갔는데, 이번 글은 바로 그 MRAM이 어떻게 작동하고, 어떤 문제를 어떻게 풀어 여기까지 왔는지를 처음부터 끝까지 설명하는 글이다.

원문은 논문이 아니라 Springer의 Handbook of Spintronics라는 전공 참고서의 한 장(26장)이다. 저자 Hiroaki Yoda는 도시바에서 MRAM 개발을 이끈 엔지니어이고, 이 장에 나오는 핵심 실험 상당수가 저자 본인의 팀이 한 것이다. 그래서 이 글은 교과서이면서 동시에 개발 당사자가 직접 쓴 개발사이기도 하다. 저자 스스로 서문에서 밝힌 목적도 MRAM을 잘 모르는 엔지니어가 개념을 깊이 이해하도록 돕는 것이다.

구성은 다음과 같다.

1. 왜 MRAM인가 — 지금의 메모리들은 무엇이 부족하고, MRAM은 무엇이 다른가
2. MRAM의 기본 원리 — 정보를 어떻게 저장하고, 읽고, 쓰는가
3. 개발의 역사 — 1955년 코어 메모리부터 2010년 64 Mb STT-MRAM까지
4. 자기장 쓰기 MRAM — 1세대 MRAM과 그 한계
5. STT 쓰기 MRAM — 수직 자화 MTJ가 쓰기 전류 문제를 푼 과정
6. 미래 — 얼마나 작게 만들 수 있고, 컴퓨터를 어떻게 바꿀 수 있는가

이번에도 원문이 기초를 짧게만 다루는 부분은 따로 풀어서 채웠다. 먼저 0부에서 메모리와 자석의 기본을 쌓고 시작하자. 이미 알고 있다면 1부부터 읽어도 된다.

0부. 먼저 기초부터

컴퓨터는 왜 메모리를 여러 종류 쓰는가

컴퓨터 안에는 정보를 담아두는 장치가 여러 층으로 있다. 계산을 하는 프로세서(CPU)에 가까울수록 빠르고 비싸고 작으며, 멀어질수록 느리고 싸고 크다.

이렇게 나누는 이유는 빠르면서 크고 전원을 꺼도 지워지지 않는 메모리가 없기 때문이다. 그래서 자주 쓰는 데이터는 빠른 메모리에, 오래 보관할 데이터는 큰 메모리에 두고 서로 옮겨가며 쓴다.

휘발성과 비휘발성 — 전원을 끄면 내용이 사라지는 메모리를 휘발성(volatile), 남아 있는 메모리를 비휘발성(nonvolatile)이라고 한다. SRAM과 DRAM은 휘발성이고 NAND 플래시와 HDD는 비휘발성이다. 이 글에서 계속 나오는 작업 메모리(working memory)는 계산 중에 쓰는 빠른 휘발성 메모리(SRAM, DRAM)를, 저장 메모리(storage)는 오래 보관하는 느린 비휘발성 메모리를 말한다.

이 구조에는 불편함이 있다. 컴퓨터를 켜면 저장장치에 있던 운영체제와 프로그램을 작업 메모리로 모두 옮겨와야 한다. 이것이 부팅이고, 개인용 컴퓨터에서 1분 정도 걸린다. 게다가 켜져 있는 동안에는 작업 메모리가 가만히 있어도 전력을 먹는다. SRAM은 트랜지스터로 전류가 조금씩 새고, DRAM은 뒤에서 볼 리프레시 때문이다. 휴대폰 배터리가 빨리 닳는 이유 중 하나다.

셀과 F²: 메모리 크기를 재는 법

메모리는 0 또는 1 한 비트를 담는 작은 단위, 즉 셀(cell)을 바둑판처럼 수십억 개 늘어놓은 것이다. 같은 칩 넓이에 셀을 더 많이 넣을수록 용량이 커지고 값이 싸진다. 이것을 집적도(density)라고 한다.

F와 F² — 반도체 공정에서 만들 수 있는 가장 가는 선의 폭을 F(feature size)라고 한다. 30 nm 공정이면 F = 30 nm다. 셀 하나가 차지하는 넓이를 F²의 몇 배로 나타내면 공정 세대와 상관없이 설계 자체의 효율을 비교할 수 있다. NAND 플래시가 4 F², DRAM이 6~8 F²라는 식이다. 숫자가 작을수록 촘촘한 메모리다.

Mb와 Gb — 이 글에서 메모리 용량은 비트 단위로 쓴다. 1 Mb(메가비트)는 약 100만 비트, 1 Gb(기가비트)는 약 10억 비트다. 바이트(B)는 8비트이므로 1 Gb = 128 MB다.

셀 하나에 붙어 있는 것들: 트랜지스터와 배선

거의 모든 메모리 셀에는 선택 트랜지스터(selection transistor)가 하나씩 붙어 있다. 수십억 개 셀 중 원하는 하나만 골라 읽고 쓰기 위한 스위치다.

셀들은 가로줄과 세로줄 배선의 교차점에 놓인다. 한 방향 배선을 워드 라인(word line), 다른 방향을 비트 라인(bit line)이라고 한다. 워드 라인 하나와 비트 라인 하나를 켜면 그 교차점의 셀이 선택된다. 엑셀에서 행과 열을 지정해 칸 하나를 고르는 것과 같다.

여기서 이 글 전체를 관통하는 제약이 하나 나온다. 트랜지스터가 흘려줄 수 있는 전류에는 한계가 있고, 트랜지스터가 작아질수록 그 한계도 작아진다. 원문에 따르면 트랜지스터는 게이트 폭 1 μm당 대략 1 mA를 흘릴 수 있다. 30 nm 공정에서 셀 안에 들어갈 만한 작은 트랜지스터라면 수십 μA가 고작이다. 그러니 쓰기에 필요한 전류가 이보다 크면 셀을 작게 만들 수 없다. 5부까지 이어지는 이야기가 전부 이 숫자와의 싸움이다.

전류 단위 — 1 mA(밀리암페어) = 1000 μA(마이크로암페어). 스마트폰 충전 전류가 수천 mA 수준이니, 메모리 셀 하나에 허용되는 수십 μA는 그보다 10만 배쯤 작다.

자석은 전자 스핀에서 나온다

MRAM은 자석으로 정보를 저장하는 메모리다. 그러니 자석이 무엇인지부터 짚자.

전자는 전하 말고도 스핀(spin)이라는 성질을 갖는다. 전자 하나하나가 아주 작은 막대자석이라고 생각하면 된다. 철·코발트·니켈 같은 자성 원소에서는 이 작은 자석들이 이웃끼리 방향을 맞추려 하는데(교환 상호작용), 그 결과 물질 전체가 한 방향을 가리키는 커다란 자석이 된다. 이 상태를 강자성이라고 하고, 물질이 가리키는 자석의 방향과 세기를 자화(magnetization)라고 한다.

여기서 중요한 사실 하나. 자화 방향을 바꿀 때 원자는 움직이지 않는다. 전자들의 스핀 방향만 돌아갈 뿐이다. 이것이 1부에서 볼 MRAM의 가장 큰 장점, 무제한 내구성의 근원이다. 원문의 Fig. 7이 막대자석 → 원자 → 전자 → 스핀으로 확대해 들어가며 이 점을 보여준다.

자석이 방향을 기억하는 이유: 이방성과 k_BT

자석으로 정보를 저장한다는 것은 자화 방향이 오른쪽이면 0, 왼쪽이면 1처럼 정하는 것이다. 그런데 방향이 저절로 바뀌어버리면 정보가 사라진다. 무엇이 자화를 한 방향에 붙잡아두는가?

답은 자기 이방성(magnetic anisotropy)이다. 자석은 특정한 방향(쉬운 축, easy axis)을 선호하고, 그 축의 양쪽 끝 두 방향에서 에너지가 가장 낮다. 두 방향 사이를 오가려면 중간에 에너지 언덕을 넘어야 한다(Fig. 8 위 그림). 구슬이 두 개의 골짜기 중 하나에 들어 있고, 사이에 언덕이 있는 모습이다. 원문은 이 언덕의 높이를 저장 에너지(storage energy, 또는 retention energy)라고 부른다.

반대로 구슬을 흔드는 쪽은 열이다. 실온에서 원자들은 끊임없이 떨고, 그 떨림이 자화를 무작위로 흔든다. 이 열에너지의 크기를 나타내는 기준이 k_BT다.

k_BT란 — 볼츠만 상수 k_B에 절대온도 T를 곱한 값으로, 그 온도에서 원자 하나가 가진 전형적인 열에너지의 크기다. 실온(300 K)에서 약 0.026 eV다. 에너지 언덕의 높이를 이 값의 몇 배인지로 나타내면, 열 때문에 언덕을 넘어버릴 확률을 바로 짐작할 수 있다. 언덕을 넘을 확률은 대략 e^(−언덕 높이/k_BT)에 비례하기 때문이다.

그래서 MRAM 설계자들은 저장 에너지를 k_BT의 몇 배로 말한다. 이 장에서는 60 k_BT와 100 k_BT가 나온다.

왜 60 k_BT인가 — 원문에는 계산이 없어 풀어 적어둔다. 자화는 1초에 약 10억 번(10⁹) 언덕을 넘으려 시도한다고 보는 것이 보통이다. 한 번 시도에 넘을 확률이 e^(−ΔE/k_BT)이니, 10년(약 3×10⁸초) 동안 한 번도 넘지 않으려면 대략 ΔE/k_BT ≳ 40이면 된다. 그런데 칩에는 비트가 수십억 개 있고 그중 단 몇 개만 날아가도 곤란하므로, 여유를 두어 60 k_BT 안팎을 목표로 잡는다. 이 기준이 뒤에 나올 쓰기 전류 공식에 그대로 들어간다.

이 언덕을 만드는 이방성의 출처는 두 가지다.

• 형상 이방성(shape anisotropy): 자석을 길쭉하게 만들면 긴 방향을 선호한다. 나침반 바늘이 길쭉한 이유와 같다. 면 내 자화 MTJ가 이것을 쓴다.
• 결정 이방성·계면 이방성(crystal / interface anisotropy): 원자 배열 자체나 두 물질이 만나는 계면이 특정 방향을 선호하게 만든다. 모양과 무관하다. 수직 자화 MTJ가 이것을 쓴다.

어느 쪽을 쓰느냐가 5부의 결정적인 갈림길이 된다.

이 글에 나오는 단위

1부. 왜 MRAM인가

이상적인 메모리의 빈자리

Fig. 1을 보자. 이 그림 하나가 MRAM의 존재 이유다.

그림 왼쪽 위의 파란 점선이 SRAM, DRAM 같은 작업 메모리 영역이다. 빠르고 내구성이 사실상 무한(10¹⁶회 이상 쓰기)이지만 휘발성이다. 오른쪽 아래의 빨간 점선이 NAND 플래시, HDD 같은 저장 메모리 영역이다. 촘촘하고 비휘발성이지만 느리고, 플래시는 쓸 수 있는 횟수에 한계가 있다(10¹²회 이하로 표시된 점선 상자).

내구성(endurance)이란 — 한 셀에 몇 번이나 다시 쓸 수 있는가다. SSD를 오래 쓰면 수명이 닳는다는 말이 이것이다. 작업 메모리는 1초에도 수백만 번 덮어쓰이므로, 내구성이 유한하면 작업 메모리로 쓸 수 없다.

빈자리가 보인다. 빠르고, 내구성이 무한하고, 비휘발성인 영역이다. 원문에 따르면 이 셋을 동시에 갖춘 메모리는 MRAM뿐이다. 다만 원문도 솔직하게 인정하듯, 2016년 당시 상용화된 MRAM은 SRAM만큼 빠르지도, DRAM만큼 촘촘하지도 않았다. 그림에서 자기장 쓰기 MRAM(Field writing MRAM)이 SRAM과 DRAM 사이 어중간한 자리에 있는 이유다.

MRAM이 이 두 방향(화살표)으로 나아갈 수 있다면 Fig. 2b 같은 계층이 가능해진다. 프로세서 바로 아래의 작업 메모리 전체가 비휘발성 MRAM이 되는 것이다. 그러면 부팅이 필요 없고, 쉬는 동안 전원을 완전히 끌 수 있다. 원문은 수직 자화 MTJ를 쓰는 STT 쓰기 방식이 이 문제 대부분을 풀었다고 말한다. 이 글의 5부가 그 이야기다.

다른 메모리들과 비교: 원자가 움직이느냐, 전자만 움직이느냐

Table 1은 여섯 가지 메모리를 한눈에 비교한다. 하나씩 보자.

DRAM — 트랜지스터 하나와 커패시터(전하를 담는 작은 그릇) 하나로 셀이 이루어진다(6~8 F²). 그릇에 전하가 차 있으면 1, 비어 있으면 0이다. 문제는 그릇이 샌다는 것이다. 트랜지스터를 통해 전하가 조금씩 빠져나가므로, 주기적으로 다시 채워줘야 한다. 이것이 리프레시(refresh)다. 구조가 단순해서 싸고 빠르지만, 리프레시 때문에 가만히 있어도 전력을 먹고 전원을 끄면 내용이 사라진다.

NAND 플래시 — 트랜지스터 하나에 절연체로 완전히 둘러싸인 플로팅 게이트를 넣은 구조다(4 F²). 플로팅 게이트에 전자를 가둬서 정보를 저장한다. 절연체로 완벽히 둘러쌌으니 전원을 꺼도 전자가 빠져나가지 않는다. 대신 그 두꺼운 절연체를 뚫고 전자를 넣으려면 높은 전압이 필요하고, 이 과정이 느리며, 반복할수록 절연체가 망가진다. 비휘발성과 맞바꾼 대가가 느린 쓰기와 제한된 내구성이다.

FeRAM(강유전체 메모리) — 커패시터 안에 강유전체, 즉 전기적 분극 방향을 기억하는 물질을 넣는다. 분극이 위면 1, 아래면 0이다. 비휘발성이고 적당히 빠르다. 하지만 읽을 신호가 충분하려면 커패시터가 커야 해서 셀이 수십 F²로 크고, 분극을 뒤집을 때 원자가 실제로 조금씩 자리를 옮기므로 내구성에 한계가 있다. 읽을 때 내용이 지워지는 것(파괴적 읽기)도 단점이다.

PRAM(상변화 메모리) — 칼코게나이드라는 물질을 전류로 가열해 비정질(원자가 무질서하게 얽힌 상태, 저항 높음)과 결정(원자가 가지런한 상태, 저항 낮음) 사이를 오가게 한다(4~8 F²). 비휘발성이고 촘촘하지만, 녹였다 굳혔다를 반복하면 물질에 피로가 쌓여 내구성이 제한된다. 촘촘하게 만들수록 쓰기 전류도 커진다.

ReRAM(저항 메모리) — 절연체 안에 전류가 흐르는 가느다란 통로를 만들었다 끊었다 하며 저항을 바꾼다. 장단점은 PRAM과 비슷하다. 역시 원자가 움직여 통로를 만들고 끊으므로 피로가 쌓인다.

MRAM — 자석의 방향으로 저장한다. 비휘발성이고, 빠르고, 내구성이 무한하다. 단점은 촘촘하게 만들 때 쓰기 전류가 크다는 것이다.

이제 표 위아래의 화살표가 무엇을 말하는지 보인다. FeRAM, PRAM, ReRAM은 쓸 때마다 원자를 옮긴다. MRAM은 전자의 스핀 방향만 바꾼다. 원자가 옮겨 다니면 언젠가 구조가 닳지만, 스핀 방향은 아무리 바꿔도 닳지 않는다. 원문이 강조하는 MRAM만이 무제한 내구성을 갖는 근본적인 이유가 이것이다. 내구성이 무한하면서 비휘발성인 메모리가 MRAM뿐이니, 비휘발성 작업 메모리의 가장 유력한 후보라는 결론이 나온다.

정말로 빠르고, 정말로 닳지 않는가

주장만으로는 부족하다. 원문은 두 가지를 실험으로 확인한다.

속도. 수직 자화 MTJ에 3 ns 폭의 전류 펄스를 흘려 자화를 뒤집는 데 성공했다. 3 ns가 한계였던 것은 자석 쪽이 아니라 측정 장비 쪽 문제였다. MTJ는 저항이 커서, 저항과 배선의 정전용량이 만드는 지연(RC 지연) 때문에 더 짧은 펄스를 온전히 전달할 수 없었다. 그래서 저항이 아주 작은 GMR 소자로 바꿔 시험했고, 0.5 ns 펄스로 100% 확률로 쓰기에 성공했다. 쓰기 속도에 본질적인 한계는 없다는 결론이다.

내구성. STT-MRAM 셀에 3.6×10¹² 번(3조 6천억 번) 쓰기를 반복했는데, 0과 1의 저항 값에 거의 변화가 없었다(원문 Fig. 6). 10¹²회는 플래시의 한계로 표시되던 값인데, 그걸 넘겨서도 멀쩡했다는 뜻이다.

넘어야 할 산: 10배에서 100배의 격차

그렇다면 무엇이 문제인가. 쓰기 전류다.

1세대인 자기장 쓰기 MRAM은 수 mA의 전류가 필요했고, 공정이 미세해질수록 오히려 더 커졌다. 그래서 수백 Mb 이상으로는 키울 수 없다고 여겨졌다. 새로운 쓰기 방식인 STT가 주목받았지만, 초기에는 이것도 1 mA에 가까운 수백 μA가 필요했다.

반면 0부에서 봤듯, 30 nm 이하 공정의 셀 트랜지스터가 흘릴 수 있는 전류는 수십 μA다. 원문의 목표는 30 μA 이하였다.

필요한 전류와 줄 수 있는 전류 사이에 10배에서 100배의 격차가 있었던 것이다. MRAM 개발사는 이 격차를 메워온 역사다.

2부. MRAM의 기본 원리

MRAM의 정의

원문은 MRAM을 이렇게 정의한다. 쓰는 방식과 무관하게, 자기저항 효과로 정보를 읽는 메모리.

자기저항(magnetoresistance, MR)이란 — 자석의 상태에 따라 전기저항이 달라지는 현상이다. 발견 순서대로 세 가지가 있다.

• AMR(이방성 자기저항): 자화 방향과 전류 방향 사이의 각도에 따라 저항이 조금 달라진다. 1856년 켈빈 경이 발견. 변화가 수 % 이하로 작다.
• GMR(거대 자기저항): 수 nm 두께의 자성 금속과 비자성 금속을 번갈아 쌓으면, 자성층들의 방향이 나란한지 반대인지에 따라 저항이 크게 달라진다. 1988년 Fert와 Grünberg가 발견했고 2007년 노벨 물리학상을 받았다.
• TMR(터널 자기저항): GMR의 비자성 금속 대신 아주 얇은 절연체를 끼운 구조. 전자가 절연체를 양자역학적으로 뚫고 지나가는 터널링으로 전류가 흐르는데, 그 양이 두 자성층의 방향에 따라 크게 달라진다. 현재 상용 MRAM은 모두 TMR을 쓴다.

TMR을 보이는 소자를 MTJ(magnetic tunnel junction, 자기 터널 접합)라고 부른다. MRAM 셀은 선택 트랜지스터 하나와 MTJ 하나로 이루어진다. 쓰는 방식이 STT인 MRAM을 STT-MRAM(또는 Spin RAM, STT-RAM)이라고 부른다.

MTJ: 자석 두 장과 절연체 한 장

MTJ의 구조는 간단하다. 자성층 두 장 사이에 얇은 절연층을 끼운 샌드위치다(Fig. 4).

• 저장층(storage layer, 자유층이라고도 한다): 자화 방향을 바꿀 수 있는 층. 여기에 정보를 쓴다.
• 터널 장벽(tunnel barrier): 원자 몇 층 두께의 절연체. 전자가 터널링으로 통과한다.
• 기준층(reference layer, 고정층이라고도 한다): 자화 방향이 절대 바뀌지 않는 층. 저장층과 비교하기 위한 기준이다. 쓰기 동작이나 외부 교란에도 흔들리지 않도록 보자력(coercivity, 자화를 뒤집는 데 필요한 자기장)이 커야 한다.

두 층의 방향이 나란하면(parallel) 저항이 낮고, 반대면(antiparallel) 저항이 높다. 낮은 저항을 0, 높은 저항을 1로 정하면 한 비트가 된다.

Fig. 4c의 저항 곡선을 읽어보자. 가로축은 걸어준 자기장, 세로축은 저항이다. 자기장을 한쪽으로 쓸어가다 보면 어느 순간 저장층이 뒤집히면서 저항이 계단처럼 뛴다. 반대로 쓸어갈 때는 다른 자기장에서 되돌아온다. 오갈 때 경로가 달라 네모난 고리가 생기는데, 이것을 히스테리시스(hysteresis)라고 한다. 자기장을 0으로 되돌려도 저항이 원래대로 돌아가지 않고 마지막 상태를 기억한다는 것이 핵심이다. 이것이 비휘발성이다.

면 내 자화와 수직 자화의 차이도 여기서 보인다(Fig. 4a, b). 면 내 자화는 자화가 판 안에 누워 오른쪽/왼쪽을 가리키고, 수직 자화는 판에 수직으로 서서 위/아래를 가리킨다. 지금은 모양만 다르게 보이지만, 5부에서 이 차이가 쓰기 전류를 10분의 1로 줄이는 결정적인 차이가 된다.

읽기: 왜 나란하면 전류가 잘 흐르는가

MTJ가 왜 방향에 따라 저항이 달라지는지를 이해하려면 상태 밀도라는 개념이 필요하다.

상태 밀도(density of states)란 — 전자가 들어갈 수 있는 빈자리가 어떤 에너지에 얼마나 많은지를 나타낸 것이다. 극장 좌석표에서 층별로 좌석이 몇 개 있는지 그려놓은 그림이라고 생각하면 된다. 전류가 흐른다는 것은 전자가 한쪽 극장에서 다른 쪽 극장으로 옮겨 가는 것이고, 옮겨 갈 수 있는 양은 양쪽 모두에 해당 좌석이 얼마나 있느냐로 정해진다.

그리고 전류를 실제로 나르는 것은 가장 높은 에너지까지 채워진 전자들, 즉 페르미 준위(Fermi level)에 있는 전자들이다. 그래서 페르미 준위에서의 상태 밀도만 보면 된다.

일반 금속에서는 ↑ 스핀과 ↓ 스핀 전자의 수가 같다. 그런데 자성 금속에서는 한쪽 스핀이 더 많다. 이 불균형을 스핀 편극도(spin polarization) P로 나타낸다. ↑ 전자 수를 n(+), ↓ 전자 수를 n(−)이라 하면 P = [n(+) − n(−)] / [n(+) + n(−)]이다. 반반이면 0, 한쪽만 있으면 100%다.

Fig. 10을 보자. 각 층의 그래프에서 왼쪽 하늘색이 ↑ 스핀, 오른쪽 분홍이 ↓ 스핀의 상태 밀도다. 전자는 터널링하는 동안 스핀 방향을 바꾸지 않는다. ↑ 전자는 ↑ 좌석으로만, ↓ 전자는 ↓ 좌석으로만 갈 수 있다.

• 나란할 때(Fig. 10a): 두 층의 상태 밀도 모양이 똑같다. 기준층에 많은 ↑ 전자가 저장층의 많은 ↑ 좌석으로 넉넉하게 건너간다. 저항이 낮다.
• 반대일 때(Fig. 10b): 저장층이 뒤집혀 있으니, 기준층에 많은 ↑ 전자가 건너가려 해도 저장층에는 ↑ 좌석이 적다. 양쪽 중 작은 쪽이 병목이 되어 저항이 높다.

두 저항의 차이를 비율로 나타낸 것이 MR 비다. MR = [R(AP) − R(P)] / R(P). 이 값은 스핀 편극도와 MR = 2P² / (1 − P²)의 관계가 있다(Julliere 모델). 이 식에서 P가 100%면 분모가 0이 되어 MR이 무한대가 된다. 한쪽 스핀만 있다면 반대 배열에서는 전류가 아예 흐를 수 없기 때문이다. 실제 자성 금속은 P가 100%보다 훨씬 작으니 MR도 유한하다.

MR은 얼마나 커야 하는가

MR은 클수록 좋은데, 구체적으로 얼마나 커야 할까. 원문의 Fig. 11이 답을 준다.

칩 안의 MTJ 수십억 개가 모두 똑같이 만들어지지는 않는다. 공정의 작은 오차 때문에 0 상태의 저항도 셀마다 조금씩 다르고, 1 상태의 저항도 마찬가지다. 그래서 저항 값을 세어보면 0 상태 셀들이 한 봉우리, 1 상태 셀들이 또 한 봉우리를 이룬다. 두 봉우리가 겹치면 어떤 셀이 0인지 1인지 판정할 수 없다. 두 봉우리의 중심 거리(ΔR = R(AP) − R(P))가 각 봉우리의 퍼짐보다 충분히 커야 한다.

셀이 많을수록 드물게 튀는 셀도 많아지므로 봉우리 끝이 넓어진다. 원문에 따르면 Gb급 집적도에는 MR이 150% 이상 필요하다.

초창기의 벽. 처음 MTJ에 쓰인 터널 장벽은 비정질 Al₂O₃(산화알루미늄)였다. CoFe 합금의 스핀 편극도가 55% 정도라, 이론적 한계 MR이 약 80%에 불과했다. 150%에 한참 못 미친다.

MgO라는 돌파구. 해답은 장벽 물질을 결정질 MgO(산화마그네슘)로 바꾸는 것이었다. 여기에는 조금 더 깊은 양자역학이 들어간다.

Δ₁, Δ₂, Δ₅란 — 철 같은 체심입방(bcc) 구조의 자성 금속에서, 페르미 준위의 전자는 파동 모양(대칭성)이 서로 다른 세 종류로 나뉜다. 물리학자들은 이를 Δ₁, Δ₂, Δ₅라고 부른다. 모양이 다른 열쇠 세 종류라고 생각하면 된다.

중요한 것은 Δ₁ 전자는 모두 ↑ 스핀이라는 점이다. 즉 Δ₁ 전자만 놓고 보면 스핀 편극도가 100%다. Δ₂와 Δ₅ 전자는 ↑와 ↓가 섞여 있다.

비정질 Al-O는 원자 배열이 무질서해서 세 종류의 열쇠를 가리지 않고 모두 통과시킨다(Fig. 12a). 평균 스핀 편극도가 50% 정도로 떨어지고 MR은 100% 미만이 된다.

반면 결정질 MgO(001)는 원자가 가지런히 배열되어 있어서, 그 배열에 딱 맞는 모양의 Δ₁ 열쇠만 통과시키고 Δ₂와 Δ₅는 막아버린다(Fig. 12b). 통과하는 전자가 전부 ↑ 스핀이 되니, 사실상 스핀 편극도 100%의 필터가 된다. 이 필터 효과로 Ta/CoFeB/MgO/CoFeB/Ta 구조에서 MR 500% 이상이 입증되었다.

여기서 결정 방향이 맞는 것이 결정적이다. 원문 Fig. 13은 MgO 기판 위에 Fe/MgO/Fe를 (001) 방향으로 가지런히 쌓은 단면 현미경 사진을 보여준다. 이렇게 방향을 맞춰 성장시키는 것이 큰 MR의 열쇠다.

다만 실제 메모리에 쓰이는 MTJ는 이렇게 단순하지 않다. 기준층을 고정하는 층, 히스테리시스 곡선의 중심을 맞추는 층 등 자성층이 여러 장 더 필요하고, 제조 과정에서 이 층들의 원자가 서로 섞여 들어가면서(확산) MR이 떨어진다. 원문에 따르면 실용 소자에서는 300% 미만, 실제로 쓸 수 있는 값은 250% 정도다. 그래도 150%라는 목표는 넘는다.

쓰기: 자기장으로 쓰기와 STT로 쓰기

읽는 원리가 하나(TMR)인 것과 달리, 쓰는 방식은 두 가지가 주로 연구되었다.

자기장 쓰기(field writing, Fig. 14a). 오래된 방식이고 최초의 상용 MRAM이 이것을 썼다. MTJ 근처의 배선에 전류를 흘리면 전선 주위에 자기장이 생긴다(1820년 외르스테드가 발견한 현상이다). 이 자기장으로 저장층의 자화를 원하는 방향으로 돌린다. 원리는 직관적이지만, 전선이 만드는 자기장이 약해서 큰 전류가 필요하다.

STT 쓰기(spin transfer torque writing, Fig. 14b). 1996년 Slonczewski와 Berger가 각각 독립적으로 제안했다. 원래는 전류 유도 자화 반전(CIMR, current induced magnetization reversal)이라고 불렀다. 자기장을 거치지 않고, MTJ에 전류를 직접 흘려서 저장층을 뒤집는다.

어떻게 가능한가. 자성층을 통과한 전자들은 스핀 편극되어 있다. 즉 한쪽 스핀을 더 많이 가지고 있다. 스핀은 각운동량, 그러니까 회전하는 양이다. 이 전자들이 저장층에 들어가면 자기 스핀 각운동량을 저장층의 자화에 넘겨준다. 넘겨받은 각운동량이 충분히 많아지면 저장층의 자화가 돌아간다. 이 각운동량 전달이 만드는 비트는 힘을 스핀 전달 토크(spin transfer torque, STT)라고 한다.

토크(torque)란 — 물체를 회전시키는 힘이다. 문을 열 때 경첩에서 먼 곳을 밀수록 쉽게 열리는데, 그 돌리는 효과가 토크다. 여기서는 자화의 방향을 돌리는 효과를 말한다.

두 방향 각각을 따라가 보자.

• 반대 → 나란하게(Fig. 14b 위): 전자가 기준층을 먼저 지나 저장층으로 가도록 전류를 흘린다. 기준층을 지난 전자는 기준층 방향(↑)으로 스핀 편극되어 있다. 이 ↑ 전자들이 저장층에 ↑ 방향 각운동량을 쏟아부어, 저장층이 ↑로 돌아선다.
• 나란 → 반대로(Fig. 14b 아래): 전류를 반대로 흘려 전자가 저장층에서 기준층으로 가게 한다. 저장층의 전자 중 ↑ 전자는 기준층으로 잘 건너가지만, ↓ 전자는 기준층에 ↓ 좌석이 적어서 잘 못 건너간다. 건너가지 못한 ↓ 전자들이 저장층에 쌓이고, 이들이 저장층을 ↓로 돌려놓는다.

전류의 방향만 바꾸면 0과 1을 골라 쓸 수 있는 것이다.

Fig. 15가 이 과정을 더 자세히 보여준다. 여기에는 팽이의 비유가 잘 맞는다.

자화는 쉬운 축 방향으로 똑바로 서 있지 않고, 그 축 주위를 팽이처럼 원을 그리며 돈다. 이것을 세차 운동(precession)이라고 한다. 돌고 있는 팽이가 기울어진 채 머리를 빙글빙글 돌리는 모습과 같다.

그리고 두 힘이 줄다리기를 한다.

• 감쇠 토크(damping torque): 마찰처럼 세차 운동을 줄이고 자화를 다시 쉬운 축으로 곧게 세우려 한다.
• 스핀 토크(spin torque): 들어온 전자들이 자화를 쉬운 축에서 밀어내려 한다.

전류가 작으면 감쇠가 이겨서 자화는 제자리로 돌아온다. 전류를 키워 더 많은 편극 전자를 넣으면 스핀 토크가 감쇠를 넘어서는 순간이 오고, 그때부터 세차 운동의 반경이 점점 커지다가 결국 적도를 넘어 반대쪽 골짜기로 넘어간다. 감쇠를 이기는 데 필요한 최소 전류를 임계 전류(critical current, I_c)라고 한다. MRAM의 쓰기 전류 문제는 이 I_c를 얼마나 줄이느냐의 문제다.

감쇠의 세기는 물질마다 다르고 감쇠 상수(damping constant, α)로 나타낸다. 감쇠가 약한 물질일수록 적은 전류로 뒤집을 수 있다. 5부에서 이 α를 줄이기 위한 소재 개발이 나온다.

3부. 개발의 역사: 코어 메모리에서 64 Mb STT-MRAM까지

원문의 Table 2는 자기 메모리의 역사를 발견과 개발 두 줄로 나란히 정리한다. 흐름을 따라가 보자.

1955년: 모든 메모리가 자석이던 시절

최초의 자기 메모리는 1955년의 코어 메모리다. 작은 도넛 모양 자석(코어)을 전선 격자에 꿰어 만들었고, 전선에 전류를 흘려 만든 자기장으로 쓰고(외르스테드, 1820), 자화가 바뀔 때 생기는 유도 전압으로 읽었다(패러데이, 1831). 당시로서는 빠르고 싸서 캐시로도 저장장치로도 쓰였다. 원문의 Fig. 16이 보여주듯, 1960년대에는 메모리와 저장장치가 모두 자석이었고 모두 비휘발성이었다. 사실상 범용 메모리였던 셈이다. 이후 반도체 메모리가 빠르고 촘촘해지면서 작업 메모리 자리를 내주었다. MRAM은 어떤 의미에서 그 자리를 되찾으려는 시도다.

1980~1990년대: 읽기 방식의 세 번의 교체

1980년대에 첫 자기장 쓰기 MRAM이 만들어졌다. 쓰기는 전류가 만든 자기장, 읽기는 1856년 켈빈 경이 발견한 AMR이었다. 이것이 최초의 MRAM(Magnetoresistive RAM)이다. 그러나 AMR은 저항 변화가 작아 신호가 약했다.

같은 1980년대에 읽기 방식이 GMR로 바뀌었다. 1988년 Fert와 Grünberg가 발견한 GMR은 4.2 K에서 85%의 저항 변화를 보였지만 실온에서는 1.5%에 불과했다.

1990년대 중반 다시 실온 TMR로 바뀌었다. 1994년 미야자키(Miyazaki)와 무데라(Moodera)가 비정질 Al₂O₃ 장벽으로 실온에서 큰 TMR을 보였다. MR이 크고 터널 장벽의 저항도 커서 읽기 신호가 좋아졌고, MRAM은 Mb급 용량에 도달했다. 미국 DARPA의 MRAM 프로젝트 등 집중적인 개발을 거쳐 2003년 상용화되었다.

남은 벽: 쓰기 전류

그런데 넘지 못한 벽이 있었다. 읽기는 TMR이라는 최신 양자역학 효과를 쓰면서도, 쓰기는 여전히 1955년 코어 메모리와 같은 방식, 즉 전선이 만든 자기장이었다. 자기장을 만드는 효율이 나빠 mA급 전류가 필요했고, 가는 배선은 그 전류를 감당할 수 없었다. 메모리 밀도는 256 Mb를 넘지 못했다.

2000년대에 쓰기 방식이 STT로 바뀌기 시작했다. 1999년 Myers 등(GMR), 2004년 Huai 등(Al₂O₃ MTJ), 2005년 Kubota 등(CoFeB/MgO/CoFeB MTJ)이 차례로 STT 쓰기를 시연했다. STT는 서로 아주 가까이 있는 전자 스핀 사이의 상호작용을 쓰니 효율이 좋을 것으로 기대되었다. 그러나 쓰기 전류는 여전히 mA급이었다. 가장 큰 장애물이 해결되지 않은 채였다.

MgO 장벽: 읽기 문제의 해결

그 사이 읽기 쪽에서 큰 진전이 있었다. 2001년 Butler 등과 Mathon 등이 결정질 MgO 장벽을 이론적으로 제안했고, 2004년 유아사(Yuasa)와 파킨(Parkin)이 실험으로 입증했다. 면 내 자화 MTJ의 MR이 70%에서 200% 이상으로 뛰었다. Gb급 밀도에서의 읽기 신호 문제가 여기서 해결되었다.

(원문의 Fig. 18 아래 그래프가 이 도약을 보여준다. 비정질 Al₂O₃-MTJ는 1995년부터 10년에 걸쳐 조금씩 올라가다가, MgO-MTJ로 바뀌는 2004~2005년에 수직으로 치솟는다.)

2006~2010년: 수직 MTJ로 쓰기 문제를 풀다

2006년 4월, 도시바, 산업기술종합연구소(AIST), 도호쿠대, 오사카대, 전기통신대, 그리고 일본의 신에너지산업기술종합개발기구(NEDO)가 수직 자화 MTJ로 Gb급 MRAM을 만들겠다는 계획을 제출했고, 같은 해 6월 프로젝트가 시작되었다. 저자 Yoda가 이끈 팀이다.

당시 상황은 녹록지 않았다. 수직 자화로 STT 쓰기를 하는 연구가 GMR에서는 몇 건 있었지만(Meng, Mangin, Seki, 2006), MR은 1% 정도로 작았고 쓰기 전류 밀도는 26~100 MA/cm²로 여전히 mA급이었다. MR을 키우면서 동시에 쓰기 전류를 줄이는 것은 대단히 어려워 보였고, 수직 자화 MTJ를 만드는 것 자체가 거의 불가능하다고 여겨졌다.

2007년 Yoda 등이 수직 MTJ에서의 STT 쓰기를 세계 최초로 공개했다(5부에서 자세히 본다). 이후 쓰기 전류 밀도가 꾸준히 떨어져 프로젝트 기간 동안 0.3~0.5 MA/cm², 쓰기 전류로는 7~9 μA까지 내려갔다. 목표였던 30 μA를 넉넉히 넘는 결과다. MR도 200%를 넘었다.

원문은 이것을 Gb급 STT-MRAM으로 가는 마지막 돌파구라고 표현한다. 그리고 이 성과를 바탕으로 도시바는 2010년 64 Mb STT-MRAM을 집적하는 데 성공했다(원문 Fig. 19).

이 대목을 읽을 때는 저자가 이 프로젝트의 당사자라는 점을 기억해둘 만하다. 원문은 모든 데이터가 NEDO 프로젝트 팀에서 나왔다고 반복해서 강조하는데, 그만큼 자부심이 묻어나는 부분이다. 동시에 같은 시기에 다른 그룹들(IBM, 삼성, 하이닉스, Everspin 등)도 STT-MRAM을 개발하고 있었으므로, 이 장이 전체 역사 중 한 팀의 관점에서 쓰였다는 점도 함께 염두에 두면 좋다.

4부. 1세대: 자기장 쓰기 MRAM

셀 구조

자기장 쓰기 MRAM의 셀은 선택 트랜지스터 하나, MTJ 하나, 비트 라인 하나, 그리고 워드 라인 두 개(읽기용, 쓰기용)로 이루어진다(원문 Fig. 20).

• 읽을 때: 선택 트랜지스터를 켜서 그 셀만 고른 뒤, 비트 라인과 읽기 워드 라인을 통해 MTJ에 작은 전류를 흘려 저항을 잰다.
• 쓸 때: 비트 라인과 쓰기 워드 라인에 전류를 흘린다. 두 전선이 각각 자기장을 만들고, 두 전선이 교차하는 곳에 있는 MTJ만 두 자기장을 동시에 받아 뒤집힌다.

MTJ의 모양은 자기장이 고르게 퍼지도록 특별하게 설계된 길쭉하고 비대칭적인 형태라서, 셀 크기가 8 F²보다 커진다.

쓰기용 배선이 따로 있다는 점이 뒤에서 STT-MRAM과 대비되는 부분이다.

기준층을 고정하는 방법

면 내 자화 MTJ의 실제 구조는 원문 Fig. 21에 나온다. 저장층은 오른쪽과 왼쪽을 오가야 하고, 기준층은 한 방향으로 고정되어야 한다. 이를 위해 두 가지 장치를 쓴다.

• 반강자성 고정층: 기준층 아래에 IrMn이나 PtMn 같은 반강자성체를 붙인다. 반강자성체는 이웃 스핀이 번갈아 반대를 향해 겉보기 자화가 0이라 외부 자기장에 거의 반응하지 않는다. 이 층이 계면에서 기준층의 방향을 붙잡아준다. 앞선 글에서 본 교환 바이어스다.
• 합성 반강자성 기준층(synthetic antiferromagnet, SAF): 기준층 자체를 CoFeB/Ru/CoFeB처럼 자성층 두 장 사이에 얇은 루테늄(Ru)을 끼워 만든다. Ru 두께를 잘 맞추면 위아래 두 자성층이 서로 반대 방향으로 붙는다. 그러면 기준층이 밖으로 내뿜는 자기장이 상쇄되어, 저장층의 히스테리시스 곡선이 한쪽으로 치우치지 않고 0을 중심으로 대칭이 된다. 0과 1을 쓰는 데 필요한 자기장이 같아진다는 뜻이다.

이렇게 층이 많아지니 열처리 과정에서 층끼리 원자가 섞이는 문제가 생기고, 그 대가로 MR이 250% 정도로 제한된다.

두 가지 문제: 큰 전류와 반선택 교란

자기장 쓰기 MRAM에는 두 가지 큰 문제가 있었다.

첫째는 이미 말한 큰 쓰기 전류다. 전선이 자기장을 만드는 효율이 나쁘기 때문이다.

둘째는 반선택 비트의 쓰기 교란(write disturbance of half-selected bits)이다. 이것이 더 까다롭다.

Fig. 23을 보자. 격자 모양 배선에서 비트 A 하나에 쓰려면, A를 지나는 비트 라인과 워드 라인 두 개에 전류를 흘린다. 문제는 그 두 전선이 A 말고도 수많은 셀 위를 지나간다는 것이다. 같은 비트 라인 위의 셀들(C)은 x 방향 자기장만, 같은 워드 라인 위의 셀들(B)은 y 방향 자기장만 받는다. 이들을 반선택 비트라고 한다.

A만 뒤집히고 B, C는 뒤집히지 않아야 한다. 이것을 가능하게 하는 것이 아스트로이드 곡선이다(Fig. 22).

아스트로이드 곡선(astroid curve)이란 — 한 방향 이방성을 가진 자석이 뒤집히는 경계를 x-y 자기장 평면에 그린 것이다. 네 꼭짓점이 뾰족한 별 모양이 된다(그림에는 위쪽 절반만 나와 있다). 이 곡선 안쪽에서는 자석이 뒤집히지 않고, 바깥으로 나가면 뒤집힌다.

별 모양이라는 점이 핵심이다. 축 방향으로만 자기장을 걸면 곡선이 축 위에서 멀리 뻗어 있어 꽤 큰 자기장이 필요하지만, 대각선 방향으로 걸면 곡선이 안쪽으로 오목하게 들어와 있어 훨씬 작은 자기장으로도 넘어간다.

그래서 x 방향 자기장(Hb)과 y 방향 자기장(Hc)을 각각은 곡선 안쪽에 머무를 만큼만 걸고, 두 자기장이 합쳐진 대각선 방향 벡터(Ha)만 곡선 바깥으로 나가도록 설계한다. 한쪽 자기장만 받는 B와 C는 곡선 안쪽에 있어 안전하고, 두 자기장을 함께 받는 A만 뒤집힌다.

그런데 셀마다 아스트로이드 곡선이 조금씩 다르다. 공정 오차로 어떤 셀은 곡선이 평균보다 안쪽으로 작게 형성된다. 그런 셀이 반선택 위치에 있으면 Hb나 Hc 하나만으로도 곡선을 넘어버려 엉뚱한 셀이 뒤집힌다. 수십억 개 셀 중 몇 개만 그래도 메모리로서는 치명적이다. 이 문제가 자기장 쓰기 MRAM의 발목을 오래 잡았다.

해결책: 클래딩 배선과 토글 쓰기

클래딩 배선(cladding wire, yoke wire). 비트 라인과 워드 라인의 세 면을 자성 물질로 감싼다. 자성 물질이 자기장을 모아 MTJ 쪽으로 집중시켜서, 같은 전류로 자기장이 약 두 배가 된다. 일종의 나노 전자석이다. 그러나 두 배로는 부족했고 쓰기 전류는 여전히 mA급이었다.

토글 쓰기(toggle writing, Savtchenko 스위칭). Savtchenko가 발견한 방식으로, 반선택 교란을 근본적으로 해결했다. 원리는 다음과 같다.

1. 저장층을 NiFe/Ru/NiFe 합성 반강자성 구조로 만든다. 위아래 두 자성층이 서로 반대 방향을 향한 채 짝을 이룬다.
2. 저장층의 쉬운 축을 x축에서 45° 기울여 배치한다.
3. 쓸 때는 자기장을 순서대로 건다. y 방향 자기장을 켜고 → x 방향 자기장을 추가로 켜고 → y를 끄고 → x를 끈다. 그러면 전체 자기장의 방향이 y → 대각선 → x로 회전한다.
4. 반대 방향으로 짝을 이룬 두 자성층은 가위 날처럼 벌어진 채(가위 배열, scissoring) 이 회전하는 자기장을 따라 돌아가다가, 끝나고 나면 180° 뒤집혀 있다.

이 방식의 아름다움은 한 방향 자기장만으로는 절대 뒤집히지 않는다는 데 있다. 반선택 비트는 x나 y 한쪽만 받으니, 가위가 조금 벌어졌다 원래대로 닫힐 뿐이다. 회전하는 자기장만이 뒤집을 수 있다. 반선택 교란 문제가 해결되었다.

단 한 가지 단점은, 이름처럼 현재 상태를 반전(토글)시키는 방식이라 원하는 값을 쓰려면 먼저 현재 값을 읽어야 한다는 점이다(원문에는 없는 내용이지만 토글 방식의 일반적인 특징이다).

그래도 남은 한계

클래딩으로 자기장을 두 배로 키워도 쓰기 전류는 여전히 mA급이었다. 공정을 미세화하면 배선의 단면이 작아지는데, 가는 전선은 큰 전류를 흘릴 수 없다. 원문은 자기장 쓰기 MRAM이 100 Mb 언저리를 넘기 어렵다고 평가한다. 뒤의 확장성 절에서는 그 한계를 약 124 Mb로 적는다. STT-MRAM이 집중적으로 개발된 이유가 이것이다.

5부. 2세대: STT 쓰기 MRAM

셀이 단순해졌다

STT-MRAM의 셀은 선택 트랜지스터 하나와 MTJ 하나뿐이다(원문 Fig. 25). 비트 라인과 워드 라인을 읽기와 쓰기에 함께 쓴다. 자기장 쓰기 MRAM에 있던 쓰기 전용 배선이 필요 없다. 이상적인 셀 크기는 6 F²로 DRAM과 같다.

선택 트랜지스터는 읽을 때도 쓸 때도 켜진다. 읽기 전류 I_r은 데이터를 건드리지 않을 만큼 작고 읽기에는 충분할 만큼 커야 하며, 쓰기 전류 I_w는 쓰기 실패가 없을 만큼 크되 터널 장벽이 망가지지 않을 만큼 작아야 한다.

문제는 역시 전류다

STT로 바꿔도 쓰기 전류 문제가 사라지지는 않는다. 오히려 더 까다로워진다.

자기장 쓰기 MRAM에서는 쓰기 전류를 셀 배열의 가장자리에 있는 트랜지스터가 공급했다. 가장자리에는 공간이 넉넉하니 트랜지스터를 크게 만들 수 있다.

그런데 STT-MRAM은 전류를 MTJ에 직접 흘려야 하므로, 각 셀 안에 있는 작은 선택 트랜지스터가 공급해야 한다. 0부에서 계산한 대로 30 nm 공정이면 약 30 μA가 한계다.

면 내 자화 MTJ는 집중적으로 연구되었지만, 임계 전류 I_c가 수백 μA에서 더 내려가지 않았다. 목표의 10배다.

수직 MTJ의 등장

2007년 최초 시연. Yoda 등은 수직 CoFeB/MgO/수직 CoFeB 구조의 MTJ에서 세계 최초로 STT 쓰기에 성공했다(원문 Fig. 17). 구조를 보면 이렇다.

• MgO 장벽 위아래에 CoFeB를 두어 MgO의 (001) 결정 성장을 방해하지 않게 했다. 이것이 큰 MR의 조건이다.
• CoFeB 위아래에 TbFeCo라는 비정질 자성 합금을 덧붙였다. TbFeCo는 수직 자화를 강하게 선호하는 물질이라 전체의 저장 에너지를 키워준다. 비정질이라 MgO의 결정 성장을 방해하지도 않는다.
• 기준층에는 두꺼운 TbFeCo(30 nm)를, 저장층에는 얇은 TbFeCo(3 nm)를 썼다. 두꺼운 쪽은 잘 안 뒤집히고 얇은 쪽은 잘 뒤집힌다.

130 nm 지름의 소자에서 저장 에너지 약 100 k_BT를 얻어 비휘발성을 확보했다. 다만 스위칭 전압은 0.8 V, 임계 전류는 여전히 수백 μA였다. 원리는 증명했지만 전류는 아직 컸다.

감쇠를 줄여 전류를 줄이다. 2부에서 본 대로 임계 전류는 감쇠 상수 α에 비례한다. 그래서 저장층 물질을 감쇠가 작은 CoFeB/FePd로 바꿨다.

• 지름 50 nm 소자에서 30 ns 펄스로 약 50 μA. 1 kbit 배열로 시연했다(원문 Fig. 26).
• 지름 30 nm 소자에서 5 ms 펄스로 10 μA 미만(7~9 μA). 원문은 이것을 당시까지 보고된 가장 작은 값이라고 적는다(원문 Fig. 27).

그리고 2007년 시뮬레이션(원문 Fig. 17c)이 예측한 대로, 소자를 작게 만들수록 임계 전류도 함께 줄어들었다. 작게 만들수록 유리해지는 구조라는 것이 확인된 셈이다.

왜 수직 MTJ가 10배나 유리한가

이 장에서 가장 중요한 물리가 여기 있다. Fig. 28을 천천히 보자.

원문의 두 식을 말로 풀면 이렇다.

• 수직 MTJ: 필요한 전류 ∝ (감쇠 α ÷ 스핀 전달 효율) × (저장 에너지)
• 면 내 MTJ: 필요한 전류 ∝ (감쇠 α ÷ 스핀 전달 효율) × (저장 에너지 + 반자화 에너지)

면 내 MTJ에는 항이 하나 더 있다. 이것이 무엇이고 왜 생기는지가 핵심이다.

반자화 에너지(demagnetization energy)란 — 얇은 판 모양 자석은 자화가 판에 수직으로 서는 것을 몹시 싫어한다. 판의 윗면과 아랫면에 N극과 S극이 넓게 생기면서, 자석 스스로가 만든 자기장이 자기 자화를 거꾸로 밀어내기 때문이다. 그래서 얇은 자석은 자화가 판 안에 눕는 것을 선호한다. 이 모양 때문에 생기는 에너지 부담이 반자화 에너지다. 앞서 본 형상 이방성과 같은 뿌리다.

이제 두 경우의 뒤집히는 경로를 비교해보자. 자화가 한 골짜기에서 다른 골짜기로 넘어갈 때 어떤 길을 따라가느냐의 문제다.

수직 MTJ(Fig. 28a). 자화가 위에서 아래로 뒤집힐 때, STT로 뒤집히든 열로 우연히 뒤집히든 같은 길을 간다. 위 → 판 안에 눕기 → 아래. 중간에 판 안에 눕는 것은 얇은 판에게 오히려 편한 자세이니 추가 부담이 없다. 넘어야 할 언덕은 저장 에너지(60 k_BT)뿐이다.

면 내 MTJ(Fig. 28b). 자화가 왼쪽에서 오른쪽으로 뒤집힐 때, 열로 뒤집히는 경로와 STT로 뒤집히는 경로가 다르다.

• 열로 뒤집힐 때는 판 안에 누운 채로 수평으로 빙 돌아간다. 넘을 언덕은 저장 에너지(60 k_BT)뿐이다.
• 그런데 STT로 뒤집힐 때는 2부에서 본 세차 운동 때문에 자화가 판에서 일으켜 세워지는 방향으로 밀려난다. 왼쪽 → 수직으로 일어서기 → 오른쪽. 중간에 판에 수직으로 서야 하니, 저장 에너지에 더해 반자화 에너지라는 거대한 언덕을 추가로 넘어야 한다. 원문에 따르면 이 추가 부담이 저장 에너지보다 10배 이상 크다.

핵심을 한 문장으로 쓰면 이렇다. 정보를 지키는 데 필요한 언덕(저장 에너지)은 두 경우가 같은데, 면 내 MTJ는 쓸 때 쓸데없이 10배 높은 언덕을 넘어야 한다. 수직 MTJ는 지키는 언덕과 쓰는 언덕이 같아서 낭비가 없다.

원문의 계산으로는 F = 30 nm에서 저장 에너지 대비 임계 전류가 수직 MTJ 쪽이 10분의 1로 작다. 면 내 MTJ에서 200 μA가 필요하다면 수직 MTJ에서는 약 20 μA로 충분하다는 뜻이다. 목표였던 30 μA 아래로 들어온다. Yoda 등은 실제로 두 종류의 효율을 실험으로 비교해 이 예측을 확인했다.

그리고 여기에는 보너스가 하나 더 있다. 0부에서 봤듯 면 내 MTJ는 모양(형상 이방성)으로 정보를 지키는데, 30 nm 이하로 작아지면 모양만으로는 60 k_BT를 지킬 만큼 이방성이 나오지 않는다. 원문의 Fig. 9에 따르면 FePt, CoPt, FePd 같은 물질은 10⁷ erg/cc 수준의 결정 이방성을 가져서, 10 nm 공정에서도 10년 보존이 가능하다. 수직 MTJ는 쓰기 전류도 작고, 작게 만들어도 정보를 잘 지킨다. 원문이 앞으로의 고밀도 MRAM은 수직 MTJ여야 한다고 결론 내리는 이유다.

쓰기와 읽기 전류를 얼마로 정할 것인가

자석이 뒤집히는 것은 확률적인 현상이다. 같은 전류를 흘려도 이번에는 뒤집히고 다음에는 안 뒤집힐 수 있다. 그래서 전류를 설계할 때는 오류 확률을 기준으로 삼는다.

• 쓰기 전류 I_w는 임계 전류보다 충분히 커서 거의 100% 확률로 써져야 한다.
• 읽기 전류 I_r도 MTJ를 통과하니 스핀 토크를 가한다. 그래서 충분히 작아서 읽다가 실수로 내용을 덮어쓸 확률이 거의 0이어야 한다.

목표 오류율은 오류 정정 코드(ECC, error correction code)를 얼마나 쓰느냐에 따라 10⁻⁷에서 10⁻¹¹ 정도다.

ECC란 — 데이터에 여분의 비트를 붙여, 몇 비트가 틀려도 원래 값을 복원할 수 있게 하는 기술이다. 2비트까지 고칠 수 있는 ECC를 쓰면 셀 오류율이 10⁻⁷ 정도여도 괜찮고, 1비트만 고칠 수 있는 ECC라면 10⁻¹¹까지 낮춰야 한다. ECC를 강하게 걸수록 셀에 대한 요구는 느슨해지지만 여분 비트만큼 용량을 손해 본다.

펄스 폭에 따라 물리가 바뀐다(Fig. 29).

• 열 활성 모드(펄스 폭 ≫ 10 ns): 전류를 흘리는 시간이 길면, 그동안 격자 진동(포논)과 부딪히며 언덕을 넘을 에너지 일부를 공짜로 얻을 확률이 높다. 나머지만 STT로 채우면 되니 임계 전류가 작다. 구슬을 흔들어주는 사람이 옆에 있는 셈이다.
• 세차 모드(펄스 폭 < 1 ns): 시간이 너무 짧아 열의 도움을 받을 틈이 없다. 언덕을 넘을 에너지를 전부 STT로 채워야 하므로 임계 전류가 급격히 커진다.
• 1~10 ns 사이는 두 모드가 섞이는 전이 구간이다.

앞서 30 nm 소자의 7~9 μA가 5 ms라는 긴 펄스에서 얻은 값이라는 점을 떠올리면, 이 구분이 왜 중요한지 보인다. 빠르게 쓰려면 전류가 더 필요하다. 속도와 전류는 맞바꾸는 관계다.

구체적인 설계 기준. 원문은 실험 결과를 바탕으로 두 가지 숫자를 제시한다.

• 쓰기: 1 ns 펄스 기준 임계 전류 밀도 J_c0의 1.3배 이상으로 쓰면 오류율 10⁻¹¹ 이하를 얻는다(원문 Fig. 30). 원문은 이 확률을 계산하는 식도 함께 싣는데, 요점은 쓰기 전류를 임계값보다 조금만 올려도 실패 확률이 지수함수적으로 뚝뚝 떨어진다는 것이다. 그래프에서 J_w/J_c0가 1.0에서 1.3으로 가는 사이에 실패 확률이 1에서 10⁻¹²로 떨어진다.
• 읽기: 5 ns 읽기 펄스 기준으로 임계 전류 밀도의 0.7배 이하로 읽으면 오류율 10⁻¹¹ 이하다(원문 Fig. 31). 읽기 펄스를 더 짧게 하면 읽기 전류를 조금 더 키워도 된다.

즉 쓰기 전류는 임계값의 1.3배 위, 읽기 전류는 0.7배 아래. 그 사이의 좁은 창 안에서 셀 수십억 개의 편차를 모두 감당해야 한다. 임계 전류의 셀 간 편차를 얼마나 좁게 관리하느냐가 실제 제조의 핵심 과제가 되는 이유다.

6부. 얼마나 작게, 그리고 무엇을 바꿀 것인가

확장성

자기장 쓰기 MRAM은 큰 쓰기 전류 때문에 약 124 Mb에서 한계에 부딪힌다고 여겨진다.

STT-MRAM은 사정이 다르다. 이론적으로 임계 전류 대 저장 에너지의 비(I_c/ΔE)는 저장층의 활성 지름(activation diameter) — 자화가 한 덩어리로 움직이는 크기로, 대략 20~25 nm — 까지 작아질 수 있다.

실험도 이를 뒷받침한다. Kai 등이 40 nm까지 좋은 확장성을 보였고, Kitagawa 등은 26 nm까지 줄였다. 원문 Fig. 32를 보면 3 ns 펄스에서 소자 넓이가 줄어들수록 임계 전류가 직선을 따라 함께 줄어, 26 nm에서 15~25 μA 수준이 된다. 더 작게 가려면 활성 지름을 줄여줄 더 큰 이방성의 새 물질이 필요하다.

원문의 결론은 신중하다. 수직 MTJ를 쓴 STT-MRAM은 원리적으로는 확장성이 있다. 그러나 실제로 확장될지는 공학적 노력에 달려 있다. 임계 전류의 편차를 얼마나 좁힐 수 있는지, 선택 트랜지스터가 얼마나 큰 전류를 공급할 수 있는지, MTJ를 성질 저하 없이 얼마나 작게 식각할 수 있는지가 관건이다.

노멀리 오프 컴퓨터

마지막으로 원문은 MRAM이 컴퓨터 자체를 어떻게 바꿀 수 있는지 그린다. 핵심 개념은 노멀리 오프 컴퓨터(normally-off computer, NOC)다.

지금의 컴퓨터는 켜져 있는 동안 작업 메모리에 계속 전력을 공급해야 한다. 내용을 잃지 않기 위해서다. 그런데 DRAM과 캐시의 전부 또는 일부를 전원 없이도 내용을 유지하는 MRAM으로 바꾸면, 아주 짧은 휴식 시간에도 전원을 완전히 꺼버릴 수 있다. 사용자가 키보드를 치는 사이사이, 사용자가 알아채지도 못하는 순간마다 컴퓨터가 꺼졌다 켜지는 것이다. 평소에는 꺼져 있고 필요할 때만 켜지는 컴퓨터라서 이런 이름이 붙었다.

원문이 그리는 가능성은 이렇다.

• 노트북 배터리가 몇 달을 간다.
• 태양광이나 손으로 돌리는 발전기로 구동하는 컴퓨터가 개발도상국의 교육과 사업에 쓰인다.
• 재난 시 대피와 구조 활동에 쓰인다.
• 벽과 거리에 수많은 초소형 컴퓨터를 심어 일상을 돕는 일이 전원 문제에 가로막히지 않는다.

원문에 따르면 이 개념이 처음 제안된 약 10년 전에는 비휘발성 소자의 성능이 낮아 저장장치 외의 곳에 비휘발성을 넣는 것이 불가능해 보였다. 그러나 STT-MRAM의 최근 진전이 컴퓨터 설계의 전제를 바꿔, NOC를 가까운 미래의 현실로 만들 수 있다고 전망한다.

정리하며

이 장을 한 문장으로 요약하면 이렇다. MRAM은 원자가 아닌 스핀을 움직여 정보를 쓰기 때문에 빠르고 닳지 않는 유일한 비휘발성 메모리이고, 그 약점이던 쓰기 전류는 수직 자화 MTJ와 STT 쓰기의 조합으로 10분의 1 이하로 줄었다.

개발사를 따라가 보면 흥미로운 구조가 보인다. MRAM은 읽기와 쓰기 두 문제를 따로따로 풀어왔다.

특히 수직 MTJ가 왜 유리한지에 대한 설명은 이 장의 백미다. 같은 비트를 지키는 데 필요한 에너지는 똑같은데, 면 내 MTJ는 쓸 때만 쓸데없이 판을 일으켜 세워야 해서 10배의 에너지를 낭비한다. 정보를 지키는 경로와 쓰는 경로를 일치시키면 그 낭비가 사라진다. 복잡한 수식 없이 에너지 풍경 그림 두 장(Fig. 28)만으로 핵심을 전달한다는 점에서, 좋은 공학 설명이 어떤 것인지 보여준다.

다만 2016년에 쓰인 이 장을 2026년에 읽으면 한 가지를 짚지 않을 수 없다. 원문이 그린 MRAM의 목표는 SRAM과 DRAM을 대체하는 비휘발성 작업 메모리였다. 이후 실제로 MRAM이 널리 자리 잡은 곳은 조금 다르다. 2019년 전후로 삼성, TSMC, 인텔 같은 주요 파운드리가 임베디드 MRAM을 공정에 도입했는데, 주로 마이크로컨트롤러나 사물인터넷 칩 안에서 내장 플래시 메모리를 대체하는 용도였다. 비휘발성과 빠른 쓰기, 높은 내구성이 플래시보다 확실히 나았기 때문이다. 반면 DRAM급 밀도나 SRAM급 속도에서는 여전히 기존 메모리가 강하고, 노멀리 오프 컴퓨터도 아직 일상이 되지는 않았다. 원문이 신중하게 말했듯 원리적 확장성은 확인되었지만, 편차 관리와 공정이라는 공학의 벽이 생각보다 높았던 셈이다.

그런 의미에서 앞선 반데르발스 자석 리뷰의 마지막 대목이 이 이야기와 이어진다. 거기서 본 SOT-MRAM과 전압 제어 MRAM은 바로 이 장에서 남은 과제, 즉 쓰기 전류를 더 줄이고 쓰기와 읽기 경로를 분리하는 것을 겨냥한 다음 세대 기술이다. 이 장의 수직 MTJ가 STT-MRAM을 가능하게 했듯, 원자 몇 층 두께의 새로운 자성 물질이 다음 단계를 열 수 있을지가 지금의 질문이다.

용어 정리

메모리 일반

자성과 에너지

읽기

쓰기