실리콘 결정 구조와 밀러 지수
공유 결합부터 Diamond Cubic 구조, 그리고 Si(100) 웨이퍼가 선택되는 이유까지
Silicon Crystal Structure and Miller Indices이 글은 지능형반도체융합전공 재료 수업에서 발표한 내용을 정리한 것입니다. 실리콘의 결정 구조가 어떻게 형성되는지, 그리고 반도체 공정에서 결정 방향이 왜 중요한지를 다룹니다.
화학이나 물리를 오래전에 배웠거나 처음 접하는 분도 읽을 수 있도록, 원자와 전자 이야기부터 차근차근 시작하겠습니다.
들어가기 전에: 원자는 왜 서로 결합할까
모든 물질은 원자로 이루어져 있고, 원자는 가운데의 원자핵과 그 주위를 둘러싼 전자로 구성됩니다. 전자는 원자핵 주위의 여러 층(전자껍질)에 나뉘어 자리를 잡는데, 그중 가장 바깥 껍질에 있는 전자를 최외각 전자(valence electron, 원자가 전자)라고 부릅니다. 원자가 다른 원자와 어떻게 결합할지는 거의 전적으로 이 최외각 전자가 결정합니다.
원자들은 대체로 최외각 껍질에 전자 8개를 채웠을 때 가장 안정해집니다(옥텟 규칙). 그래서 전자가 모자란 원자들은 다른 원자와 전자를 주고받거나 나눠 가지는 방식으로 8개를 채우려 합니다.
- 이온 결합: 한 원자가 전자를 아예 넘겨주고, 다른 원자가 받는 방식 (예: 소금 NaCl)
- 금속 결합: 전자들이 특정 원자에 묶이지 않고 전체에 퍼져 자유롭게 돌아다니는 방식 (예: 구리, 철)
- 공유 결합: 이웃한 원자끼리 전자를 한 쌍씩 함께 쓰는 방식 (예: 다이아몬드, 실리콘)
공유 결합은 두 사람이 서로 손을 맞잡는 것에 비유할 수 있습니다. 전자 한 쌍이 두 원자 사이에서 맞잡은 손 역할을 하는 셈입니다.
공유 결합에서 Diamond Cubic 구조로
실리콘(Si)은 주기표의 14족 원소로, 최외각 전자가 4개입니다. 8개를 채우려면 4개가 더 필요하죠. 그래서 각 실리콘 원자는 이웃한 4개의 원자와 전자를 하나씩 나눠 쓰는 공유 결합(Covalent Bonding)을 만듭니다. 원자 하나가 네 개의 손을 뻗어 네 명의 이웃과 각각 손을 잡는 모습입니다. 이렇게 하면 모든 원자가 자기 전자 4개 + 이웃에게서 빌린 전자 4개로 8개를 채운 효과를 얻습니다.
2D 공유 결합 — 각 Si 원자가 4개의 이웃과 전자 공유
Diamond Cubic 단위 셀 — 3D 정사면체 배열
왼쪽 그림은 이해하기 쉽게 평면에 그린 모습이지만, 실제 원자는 3차원 공간에 있습니다. 네 개의 손은 어느 방향으로 뻗을까요?
sp³ 혼성과 정사면체
전자들은 음전하를 띠어 서로 밀어내기 때문에, 네 개의 결합은 서로 최대한 멀리 떨어지려고 합니다. 3차원 공간에서 네 방향이 서로 가장 멀리 떨어지는 배치는 정사면체(tetrahedron)의 꼭짓점 방향입니다. 풍선 네 개를 묶어서 가운데를 잡으면 풍선들이 저절로 이 모양으로 벌어지는 것과 같습니다. 이때 두 결합 사이의 각도가 109.5° 입니다.
원래 실리콘의 최외각 전자는 모양이 서로 다른 궤도(s 궤도 1개, p 궤도 3개)에 들어 있는데, 결합할 때는 이 네 궤도가 섞여 모양과 에너지가 똑같은 궤도 4개로 재편됩니다. 이를 sp³ 혼성(hybridization)이라고 부릅니다. 이름의 s와 p³는 “s 궤도 1개와 p 궤도 3개를 섞었다"는 뜻입니다. 네 궤도가 똑같아졌기 때문에 네 결합도 똑같은 길이와 각도로 정사면체 방향을 가리키게 됩니다.
결정과 단위 셀
이렇게 정사면체로 손을 뻗은 원자들이 끝없이 이어지면, 원자들이 규칙적으로 반복되는 3차원 배열이 만들어집니다. 원자가 이렇게 규칙적으로 반복 배열된 고체를 결정(crystal)이라고 합니다.
결정 전체를 설명하기 위해 모든 원자를 다 그릴 필요는 없습니다. 벽지 무늬가 작은 문양 하나의 반복이듯, 결정도 가장 작은 반복 단위 상자 하나만 알면 그걸 사방으로 복사해 전체를 만들 수 있습니다. 이 반복 단위를 단위 셀(unit cell)이라고 합니다. 실리콘의 단위 셀은 한 변이 약 0.543nm인 정육면체입니다.
FCC와 Diamond Cubic
이 결합을 3차원으로 확장하면 Diamond Cubic 구조가 만들어집니다. 다이아몬드(탄소)가 똑같은 구조를 가져서 붙은 이름입니다.
Diamond Cubic을 이해하려면 먼저 FCC(Face-Centered Cubic, 면심 입방) 구조를 알아야 합니다. FCC는 정육면체의 8개 꼭짓점과 6개 면의 한가운데에 원자가 있는 구조입니다. 주사위를 떠올려, 모서리 끝마다 점 하나, 각 면 한가운데 점 하나를 찍은 모양입니다.
Diamond Cubic은 FCC 구조 두 개가 정육면체 대각선 방향으로 대각선 길이의 $\frac{1}{4}$만큼 어긋나게 겹친 형태로 이해할 수 있습니다. 두 번째 FCC의 원자들이 첫 번째 FCC 원자들 사이의 빈자리에 쏙 들어가면서, 모든 원자가 정확히 4개의 이웃에 정사면체 모양으로 둘러싸이게 됩니다.
단위 셀 안에는 원자가 총 8개 들어 있습니다. 세는 방법이 조금 특이한데, 단위 셀 경계에 걸친 원자는 이웃한 여러 셀이 나눠 갖기 때문입니다.
- 꼭짓점 원자 8개 × 각각 $\frac{1}{8}$ (꼭짓점 하나를 셀 8개가 공유) = 1개
- 면 중심 원자 6개 × 각각 $\frac{1}{2}$ (면 하나를 셀 2개가 공유) = 3개
- 셀 내부 원자 4개 × 1 (다른 셀과 공유하지 않음) = 4개
- 합계: $1 + 3 + 4 = 8$개
| 구조 요소 | 내용 |
|---|---|
| 결합 방식 | sp³ 혼성 공유 결합 |
| 결합 각도 | 109.5° (정사면체형) |
| 단위 셀 원자 수 | 8개 |
| 배위수 (Coordination Number) | 4 |
배위수는 원자 하나에 가장 가깝게 붙어 있는 이웃 원자의 수입니다. 실리콘은 손이 네 개이니 배위수가 4입니다.
실리콘이 이 구조를 취하는 이유는 sp³ 혼성 오비탈이 에너지적으로 가장 안정적인 정사면체 배열을 만들기 때문입니다.
왜 단결정(Single Crystal)을 사용하는가
반도체 소자 제조에는 단결정 실리콘 웨이퍼가 사용됩니다. 같은 실리콘이라도 원자가 얼마나 질서 있게 배열되었느냐에 따라 세 가지 유형으로 나눌 수 있습니다.
| 구분 | 특징 |
|---|---|
| 단결정 (Single Crystal) | 장범위 주기적 질서(long-range periodic order) — 결정 방향이 전체적으로 균일 |
| 다결정 (Polycrystalline) | 여러 결정립(grain)이 존재하며 결정립 경계(grain boundary) 포함 |
| 비정질 (Amorphous) | 주기적 원자 배열 없음 |
사람들이 모인 모습에 비유하면 이해가 쉽습니다.
- 단결정: 운동장 전체의 사람들이 한 방향을 보고 완벽하게 줄지어 선 열병식. 한쪽 끝의 줄 방향을 알면 반대쪽 끝의 줄 방향도 압니다. 이것이 장범위 질서입니다.
- 다결정: 반마다 줄은 잘 섰지만, 반끼리 서로 다른 방향을 보고 서 있는 상태. 반 하나하나가 결정립(grain)이고, 반과 반이 만나 줄이 어긋나는 경계선이 결정립 경계(grain boundary)입니다.
- 비정질: 광장에 흩어진 군중처럼 규칙적인 배열이 없는 상태. 유리가 대표적인 비정질 물질입니다.
Miller Indices(아래에서 설명)는 원자 배열에 방향성이 있는 결정질 재료에서만 정의됩니다.
결정립 경계가 왜 문제인가
반도체에서 전기를 나르는 입자를 캐리어(carrier)라고 합니다. 음전하를 띤 전자와, 전자가 빠져나간 빈자리로서 양전하처럼 행동하는 정공(hole)이 캐리어입니다. 캐리어가 전기장 속에서 얼마나 쉽게 움직이는지를 나타내는 값이 이동도(mobility)이고, 이동도가 높을수록 트랜지스터가 빠르게 동작합니다.
캐리어는 원자가 규칙적으로 배열된 결정 속에서는 비교적 막힘없이 움직이지만, 원자 배열이 틀어진 결정립 경계를 만나면 부딪혀 튕겨 나갑니다. 이를 산란(scattering)이라고 합니다. 매끈한 고속도로를 달리다가 공사 구간의 울퉁불퉁한 이음매를 계속 지나는 것과 같죠. 그래서 결정립 경계가 많은 다결정 실리콘에서는 이동도가 떨어지고, 고성능 CMOS 소자(오늘날 거의 모든 디지털 칩의 기본 트랜지스터 구조)에는 반드시 단결정 웨이퍼가 필요합니다.
참고로 반도체용 단결정 실리콘은 녹인 실리콘에 작은 단결정 씨앗(seed)을 담갔다가 천천히 돌리며 끌어올려, 씨앗의 원자 배열을 그대로 이어받은 거대한 원기둥(잉곳)으로 키워 만듭니다(초크랄스키 방법). 이 잉곳을 얇게 썰어낸 것이 웨이퍼입니다. 이때 어느 방향으로 썰어내느냐가 바로 아래에서 이야기할 결정면의 문제입니다.
Miller Indices와 결정 방향
같은 결정이라도 어느 방향으로 자르느냐에 따라 표면에 드러나는 원자 배열이 달라집니다. 사과를 세로로 자를 때와 가로로 자를 때 단면 모양이 다르듯이요. 그래서 결정 속의 특정 면을 정확히 가리키는 약속된 표기법이 필요한데, 그것이 Miller Indices(밀러 지수)입니다.
Miller Indices는 결정면이 각 축과 교차하는 절편(intercept)의 역수를 취한 뒤 정수로 정규화하여 표기합니다.
$$\text{Intercepts: } (a,\, b,\, c) \;\Rightarrow\; \text{Miller Indices: } \left(\frac{1}{a},\, \frac{1}{b},\, \frac{1}{c}\right) \text{을 정수화}$$말로만 들으면 어렵지만, 실제로 해보면 간단합니다. 단위 셀의 한 모서리를 x, y, z축으로 잡고, 길이를 단위 셀 한 변 = 1로 둡니다.
- 면이 각 축을 어디서 지나는지 적습니다. 축과 평행해서 영원히 만나지 않으면 무한대(∞)라고 적습니다.
- 각 값의 역수를 취합니다. $\frac{1}{\infty} = 0$입니다.
- 분수가 나오면 가장 작은 정수 비로 맞추고, 괄호로 묶습니다.
예를 들어 보겠습니다.
- x축을 1에서 지나고, y축·z축과는 평행한 면 → 절편 $(1, \infty, \infty)$ → 역수 $(1, 0, 0)$ → (100) 면. 정육면체의 한 옆면입니다.
- x축과 y축을 각각 1에서 지나고, z축과는 평행한 면 → 절편 $(1, 1, \infty)$ → 역수 $(1, 1, 0)$ → (110) 면. 정육면체를 모서리 대각선으로 세로로 자른 면입니다.
- 세 축을 모두 1에서 지나는 면 → 절편 $(1, 1, 1)$ → 역수 $(1, 1, 1)$ → (111) 면. 정육면체 꼭짓점 하나를 비스듬히 잘라낸 삼각형 면입니다.
- x축을 2, y축을 1, z축을 ∞에서 지나는 면 → 역수 $(\frac{1}{2}, 1, 0)$ → 정수화하면 (120) 면.
괄호 모양에도 의미가 있습니다.
| 표기 | 의미 |
|---|---|
| $(hkl)$ | 특정한 면 하나 |
| $\{hkl\}$ | 대칭 때문에 서로 동등한 면들의 집합 (예: 정육면체의 여섯 옆면 전부) |
| $[hkl]$ | 특정한 방향 하나 |
| $\langle hkl \rangle$ | 서로 동등한 방향들의 집합 |
실리콘처럼 정육면체 격자를 갖는 결정에서는 $[hkl]$ 방향이 $(hkl)$ 면에 수직이라는 편리한 성질이 있습니다. 예를 들어 $[100]$ 방향은 $(100)$ 면을 수직으로 뚫고 나가는 방향입니다.
실리콘에서 주요하게 다루는 면은 세 가지입니다.
| 면 표기 | 특징 |
|---|---|
| (100) | $\langle 100 \rangle$ 방향에 수직. 산화막과의 계면 결함이 가장 적어 CMOS 공정 표준 |
| (110) | 직사각형 대칭의 원자 배열. 정공 이동도가 높아 고이동도 채널 방향으로 활용 |
| (111) | 육각형(3회) 대칭 패턴. 계면의 끊어진 결합이 많아 계면 결함 밀도가 가장 높음 |
Si(100) 웨이퍼가 표준인 이유
반도체 공정에서 대부분의 CMOS 소자는 Si(100) 웨이퍼 위에 제작됩니다. 이유는 표면 dangling bond 밀도와 관련이 있습니다.
Dangling bond: 잡을 상대가 없는 손
결정 내부의 실리콘 원자는 네 손 모두 이웃과 맞잡고 있습니다. 그런데 결정을 잘라 표면을 만들면, 표면 원자는 잘려나간 쪽 이웃을 잃어버려 맞잡을 상대 없이 허공에 내민 손이 생깁니다. 이것이 dangling bond(끊어진 결합, 댕글링 본드)입니다.
- Dangling bond란 결정 표면에서 결합 파트너를 찾지 못한 전자를 의미합니다.
- 이 빈 손은 지나가는 캐리어를 붙잡았다 놓았다 합니다. 그래서 인터페이스 트랩(interface trap, 계면 함정)으로 작용하여 캐리어를 포획하고 전자 수송을 방해합니다.
트랜지스터에서 계면이 중요한 이유
CMOS 트랜지스터는 실리콘 표면 위에 아주 얇은 절연막(게이트 산화막, SiO₂)을 덮고, 그 위의 게이트 전극에 전압을 걸어 바로 아래 실리콘 표면에 전류가 흐르는 통로(채널)를 열고 닫습니다. 즉 전류는 실리콘과 산화막이 맞닿은 계면 바로 밑을 따라 흐릅니다. 이 계면에 트랩이 많으면 캐리어가 붙잡히고, 트랜지스터가 켜지는 전압이 흔들리며, 전류도 줄어듭니다. 고속도로 바로 옆 갓길에 함정이 잔뜩 파여 있는 셈입니다.
면마다 트랩이 다른 이유
실리콘 표면을 산화시켜 SiO₂를 만들 때, 표면의 실리콘 원자들은 산소와 결합하며 산화막으로 바뀝니다. 이때 산소와 제대로 결합하지 못하고 남은 결합이 계면 트랩이 됩니다. 어느 결정면이 드러나 있느냐에 따라 표면 원자 배열과 결합이 뻗어 나오는 방향이 다르기 때문에, 계면에 남는 끊어진 결합의 양도 달라집니다.
- Si(111) 면은 산화막과 만나는 계면에 끊어진 결합이 많이 남아 dangling bond 밀도가 더 높습니다.
- 반면 Si(100) 면은 dangling bond 밀도가 낮아 SiO₂/Si 인터페이스 품질이 우수합니다.
이 특성 덕분에 Si(100)은 게이트 산화막(SiO₂)과의 인터페이스 결함 밀도($D_{it}$)가 세 면 중 가장 낮으며, 일반적으로 $(100) < (110) < (111)$ 순서로 커집니다. $D_{it}$는 계면의 단위 면적·단위 에너지당 트랩 개수로, 작을수록 좋은 계면입니다. 또한 Si(100)은 전자 이동도(electron mobility) 측면에서도 유리합니다.
요약
| 개념 | 핵심 내용 |
|---|---|
| Diamond Cubic 구조 | 4개의 공유 결합 → sp³ 혼성 → 정사면체 배열 → 3D Diamond Cubic |
| 단결정 필요성 | 결정립 경계 없음 → 캐리어 산란 최소화 → 고이동도 유지 |
| Miller Indices | 결정면 방향의 수학적 표기법 — 절편의 역수를 정수화 |
| Si(100) 선택 이유 | Dangling bond 밀도 최소 → 인터페이스 트랩 감소 → CMOS 공정 최적 |
용어 정리
| 용어 | 한 줄 설명 |
|---|---|
| 최외각 전자 | 원자의 가장 바깥 껍질에 있어 결합을 결정하는 전자 |
| 공유 결합 | 이웃 원자끼리 전자 쌍을 함께 쓰는 결합 |
| sp³ 혼성 | s 궤도 1개와 p 궤도 3개가 섞여 똑같은 궤도 4개가 되는 것 |
| 결정 / 단위 셀 | 원자가 규칙적으로 반복 배열된 고체 / 그 가장 작은 반복 단위 |
| FCC | 정육면체 꼭짓점과 면 중심에 원자가 있는 구조 |
| 배위수 | 한 원자에 가장 가깝게 붙은 이웃 원자의 수 |
| 결정립 / 결정립 경계 | 다결정 속 작은 단결정 덩어리 / 그 덩어리끼리 만나는 경계 |
| 캐리어 / 이동도 | 전기를 나르는 전자·정공 / 캐리어가 얼마나 쉽게 움직이는지 |
| 산란 | 캐리어가 결함에 부딪혀 진행 방향이 흐트러지는 현상 |
| Miller Indices | 결정면과 방향을 가리키는 표기법 |
| Dangling bond | 표면 원자가 결합 상대를 잃고 남긴 끊어진 결합 |
| 인터페이스 트랩 / $D_{it}$ | 계면에서 캐리어를 붙잡는 결함 / 그 결함의 밀도 |
| 채널 | 트랜지스터에서 게이트 아래 전류가 흐르는 얇은 통로 |